指令解码器造句
例句与造句
- 指令解码器保证只有正确的指令进入分配器。
- 它存储解码的x86指令（微操作），因此消除了与从主执行循环到指令解码器有关的等待。
- 空载测控信标机装在被跟踪的对象上，由询问解码和应答编码器、指令解码器、遥测编码器等组成。
- Core架构也充分认识到这一点，它的指令预取单元每次可以从一级缓存中获得6个X86指令，由此满足了指令解码器的需求。
- 执行跟踪缓存它是实现一级指令缓存的创新方法，通过捕捉解码的x86指令（微指令），从主要的执行循环中去除与指令解码器相关的延迟。
- 用指令解码器造句挺难的，這是一个万能造句的方法
- 宏操作融合技术的巧妙之处，就在于它能把比较（compare）和跳跃语句（jump）融合成一条指令，这样一来，复杂指令解码器就间接拥有同时处理两条指令的能力。
- 按照“简单－复杂”的原则，CPU解码器可以设计成两种类型：一种对应简单指令，我们称之为简单指令解码器；另一种对应复杂指令，我们称之为复杂指令解码器。
- 一个节目段结尾几个帧内的增益码指令解码器将节目电平进行坡度下降至静音，转换器切至下一节目段，该段的增益码使解码器在几帧内将电平成坡度返回到原有水平。
- 指令追踪缓存位于指令解码器和内核第一层计算管线之间，指令在解码单元内获取和解码之后，微操作必须先经过追踪缓存的存储和和输出，才能到达内核第一层计算管线被执行。
- 以经典的P6架构（注：Pentium Pro、PentiumⅡ和PentiumⅢ都采用了P6架构）为例，该架构的指令解码器是由一个复杂指令解码器和两个简单指令解码器构成，每个时钟周期可同时处理3个指令，其中复杂指令解码器最多可以对包含4个微指令的复杂指令作解码处理，如果“不幸”遇到更复杂的指令，解码器就必须呼叫微码循序器，通过它把复杂指令分解成多个微指令系列进行处理。
- Core架构的优势体现在以下几个方面：一、拥有超宽的执行单元，在每个周期，Core架构的指令解码器可以同时发射4条指令，而AMD K8架构只能发射3条指令，换句话说，Core架构拥有更加出色的指令并行度；二、Core架构具有“微操作融合（Micro-Op Fusion）”和“宏操作融合（Macro-Op Fusion）”两项技术，可以对执行指令进行优化，通过减少指令的数量获得更高的效率，英特尔表示这两项技术最多可带来67%的效率提升，这也是Core架构产品在低功耗状态下依然拥有强劲效能的主要秘密；三、Core微架构的SSE执行单元首度提供完整的128位支持，每个单元都可以在一个时钟周期内执行一个128位SSE指令，而在多个执行单元的共同作用下，Core架构核心可以在一个时钟周期内同时执行128位乘法、128位加法、128位数据载入以及128位数据回存，或者是可以同时执行4个32位单精度浮点乘法和4个32位单精度浮点加法，进而显著提升多媒体性能；四、Core微架构采用共享缓存设计，缓存资源利用率也高于独占式设计，且多个核心可以高效协作，当然，双芯片的Kentsfield Core 2Quad无法从这个优点中受益。